

日 本 国 特 許 庁  
JAPAN PATENT OFFICE

RS  
# 2

12-7-02

JC835 U.S. PTO  
10/026556



12/27/01

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日

Date of Application:

2000年12月27日

出 願 番 号

Application Number:

特願2000-398097

出 願 人

Applicant(s):


株式会社東芝

CERTIFIED COPY OF  
PRIORITY DOCUMENT

2001年 4月20日

特許庁長官  
Commissioner,  
Japan Patent Office

及川耕造



【書類名】 特許願

【整理番号】 A000006715

【提出日】 平成12年12月27日

【あて先】 特許庁長官 殿

【国際特許分類】 G06F 13/00

【発明の名称】 擬似3値信号伝送のためのデータ受信装置およびデータ通信システム

【請求項の数】 16

【発明者】

【住所又は居所】 東京都青梅市新町3丁目3番地の1 東芝デジタルメディアエンジニアリング株式会社内

【氏名】 瀬沼 功一

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】 03-3502-3181

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100068814

【弁理士】

【氏名又は名称】 坪井 淳

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】 011567

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 擬似 3 値信号伝送のためのデータ受信装置およびデータ通信システム

【特許請求の範囲】

【請求項 1】 トランスに正方向の電流が流れる第 1 の状態と、前記トランスに負方向の電流が流れる第 2 の状態と、前記トランスに電流が流れない第 3 の状態とを含む擬似 3 値形式に変調されたシリアルデータ列を、前記トランスが挿入された信号線対を介して受信および復調するためのデータ受信装置であって、

前記信号線対の電位差を比較して前記第 1 の状態を検出する第 1 の比較器と、

前記信号線対の電位差を比較して前記第 2 の状態を検出する第 2 の比較器と、

前記第 1 の比較器から前記第 1 の状態に関する検出信号が発生したことを検出するために、前記第 1 の比較器の出力信号をサンプリングし、そのサンプリング値の時系列上の変化を検出する第 1 の回路と、

前記第 2 の比較器から前記第 2 の状態に関する検出信号が発生したことを検出するために、前記第 2 の比較器の出力信号をサンプリングし、そのサンプリング値の時系列上の変化を検出する第 2 の回路とを具備し、

前記第 1 および第 2 の回路からの出力に基づいて前記擬似 3 値形式に変調されたシリアルデータ列を復調することを特徴とするデータ受信装置。

【請求項 2】 前記擬似 3 値形式への変調は、前記第 1 の状態および前記第 2 の状態を交互に用いて 2 値データの“1”の伝送を行うプロトコルを有するものであることを特徴とする請求項 1 記載のデータ受信装置。

【請求項 3】 前記第 1 の回路は、前記第 1 の比較器の出力に接続された第 1 のフリップフロップと、この第 1 のフリップフロップの出力に接続された第 2 のフリップフロップと、前記第 1 のフリップフロップからの出力と前記第 2 のフリップフロップからの出力とを比較して、前記第 1 の比較器の出力信号のサンプリング値の時系列上の変化を検出する論理回路とを含むことを特徴とする請求項 1 記載のデータ受信装置。

【請求項 4】 前記第 2 の回路は、前記第 2 の比較器の出力に接続された第 1 のフリップフロップと、この第 1 のフリップフロップの出力に接続された第 2

のフリップフロップと、前記第 1 のフリップフロップからの出力と前記第 2 のフリップフロップからの出力とを比較して、前記第 2 の比較器の出力信号のサンプリング値の時系列上の変化を検出する論理回路とを含むことを特徴とする請求項 1 記載のデータ受信装置。

【請求項 5】 前記擬似 3 値形式に変調されたシリアルデータ列の伝送タイミングを示すクロックをトランスが挿入された信号線対を介して受信するクロック受信回路をさらに具備し、

前記第 1 および第 2 の回路は、前記クロック受信回路によって受信されたクロックに基づいて、前記第 1 および第 2 の比較器の出力信号をそれぞれサンプリングすることを特徴とする請求項 1 記載のデータ受信装置。

【請求項 6】 前記第 1 の比較器と前記第 1 の回路との間に接続され、前記第 1 の比較器からの前記第 1 の状態に関する検出信号の前縁をトリガとして出力論理レベルを論理“1”と“0”の間でトグルする第 1 のラッチ回路と、

前記第 2 の比較器と前記第 2 の回路との間に接続され、前記第 2 の比較器からの前記第 2 の状態に関する検出信号の前縁をトリガとして出力論理レベルを論理“1”と“0”の間でトグルする第 2 のラッチ回路とを具備し、

前記第 1 の回路は前記第 1 のラッチ回路の出力論理レベルをサンプリングし、そのサンプリング値の時系列上の変化を検出し、

前記第 2 の回路は前記第 2 のラッチ回路の出力論理レベルをサンプリングし、そのサンプリング値の時系列上の変化を検出することを特徴とする請求項 1 記載のデータ受信装置。

【請求項 7】 前記第 1 の回路は、前記第 1 のラッチ回路の出力に接続された第 1 のフリップフロップと、この第 1 のフリップフロップの出力に接続された第 2 のフリップフロップと、前記第 1 のフリップフロップからの出力と前記第 2 のフリップフロップからの出力とを比較して、前記第 1 のラッチ回路の出力信号のサンプリング値の時系列上の変化を検出する第 1 の論理回路とを含み、

前記第 2 の回路は、前記第 2 のラッチ回路の出力に接続された第 3 のフリップフロップと、この第 3 のフリップフロップの出力に接続された第 4 のフリップフロップと、前記第 3 のフリップフロップからの出力と前記第 4 のフリップフロップ

ブからの出力とを比較して、前記第 2 のラッチ回路の出力信号のサンプリング値の時系列上の変化を検出する第 2 の論理回路とを含むことを特徴とする請求項 6 記載のデータ受信装置。

【請求項 8】 トランスに正方向の電流が流れる第 1 の状態と、前記トランスに負方向の電流が流れる第 2 の状態と、前記トランスに電流が流れない第 3 の状態とを含む擬似 3 値形式に変調されたシリアルデータ列を、前記トランスが挿入された信号線対を介して受信および復調するためのデータ受信装置であって、  
前記信号線対の電位差を比較して前記第 1 の状態を検出する第 1 の比較器と、  
前記信号線対の電位差を比較して前記第 2 の状態を検出する第 2 の比較器と、  
前記第 1 の比較器の出力に接続され、前記第 1 の比較器からの前記第 1 の状態に関する検出信号の前縁をトリガとして出力論理レベルを論理 “1” と “0” の間でトグルする第 1 のラッチ回路と、

前記第 2 の比較器の出力に接続され、前記第 2 の比較器からの前記第 2 の状態に関する検出信号の前縁をトリガとして出力論理レベルを論理 “1” と “0” の間でトグルする第 2 のラッチ回路と、

前記第 1 のラッチ回路の出力論理レベルをサンプリングし、そのサンプリング値の時系列上の変化を検出する第 1 の回路と、

前記第 2 のラッチ回路の出力論理レベルをサンプリングし、そのサンプリング値の時系列上の変化を検出する第 2 の回路とを具備し、

前記第 1 および第 2 の回路からの出力に基づいて前記擬似 3 値形式に変調されたシリアルデータ列を復調することを特徴とするデータ受信装置。

【請求項 9】 前記擬似 3 値形式への変調は、前記第 1 の状態および前記第 2 の状態を交互に用いて 2 値データの “1” の伝送を行うプロトコルを有するものであることを特徴とする請求項 8 記載のデータ受信装置。

【請求項 10】 前記第 1 の回路は、前記第 1 のラッチ回路の出力に接続された第 1 のフリップフロップと、この第 1 のフリップフロップの出力に接続された第 2 のフリップフロップと、前記第 1 のフリップフロップからの出力と前記第 2 のフリップフロップからの出力とを比較して、前記第 1 のラッチ回路からの出力信号のサンプリング値の時系列上の変化を検出する論理回路とを含むことを特

徴とする請求項 8 記載のデータ受信装置。

【請求項 1 1】 前記第 2 の回路は、前記第 2 のラッチ回路の出力に接続された第 1 のフリップフロップと、この第 1 のフリップフロップの出力に接続された第 2 のフリップフロップと、前記第 1 のフリップフロップからの出力と前記第 2 のフリップフロップからの出力とを比較して、前記第 2 のラッチ回路からの出力信号のサンプリング値の時系列上の変化を検出する論理回路とを含むことを特徴とする請求項 8 記載のデータ受信装置。

【請求項 1 2】 前記擬似 3 値形式に変調されたシリアルデータ列の伝送タイミングを示すクロックをトランスが挿入された信号線対を介して受信するクロック受信回路をさらに具備し、

前記第 1 および第 2 の回路は、前記クロック受信回路によって受信されたクロックに基づいて、前記第 1 および第 2 の比較器の出力信号をそれぞれサンプリングすることを特徴とする請求項 8 記載のデータ受信装置。

【請求項 1 3】 送信データを、トランスに正方向の電流が流れる第 1 の状態と、前記トランスに負方向の電流が流れる第 2 の状態と、前記トランスに電流が流れない第 3 の状態とを含む擬似 3 値形式に変調し、その擬似 3 値形式に変調されたシリアルデータ列を、前記トランスが挿入された信号線対を介して送信する送信装置と、

前記擬似 3 値形式に変調されたシリアルデータ列を前記信号線対を介して受信および復調するためのデータ受信装置とを具備し、

前記データ受信装置は、

前記信号線対の電位差を比較して前記第 1 の状態を検出する第 1 の比較器と、

前記信号線対の電位差を比較して前記第 2 の状態を検出する第 2 の比較器と、

前記第 1 の比較器から前記第 1 の状態に関する検出信号が発生したことを検出するために、前記第 1 の比較器の出力信号をサンプリングし、そのサンプリング値の時系列上の変化を検出する第 1 の回路と、

前記第 2 の比較器から前記第 2 の状態に関する検出信号が発生したことを検出するために、前記第 2 の比較器の出力信号をサンプリングし、そのサンプリング値の時系列上の変化を検出する第 2 の回路とを具備し、前記第 1 および第 2 の回

路からの出力に基づいて前記擬似 3 値形式に変調されたシリアルデータ列を復調することを特徴とするデータ通信システム。

【請求項 1 4】 送信データを、トランスに正方向の電流が流れる第 1 の状態と、前記トランスに負方向の電流が流れる第 2 の状態と、前記トランスに電流が流れない第 3 の状態とを含む擬似 3 値形式に変調し、その擬似 3 値形式に変調されたシリアルデータ列を、前記トランスが挿入された信号線対を介して送信する送信装置と、

前記擬似 3 値形式に変調されたシリアルデータ列を前記信号線対を介して受信および復調するためのデータ受信装置とを具備し、

前記データ受信装置は、

前記信号線対の電位差を比較して前記第 1 の状態を検出する第 1 の比較器と、

前記信号線対の電位差を比較して前記第 2 の状態を検出する第 2 の比較器と、

前記第 1 の比較器の出力に接続され、前記第 1 の比較器からの前記第 1 の状態に関する検出信号の前縁をトリガとして出力論理レベルを論理 “1” と “0” の間でトグルする第 1 のラッチ回路と、

前記第 2 の比較器の出力に接続され、前記第 2 の比較器からの前記第 2 の状態に関する検出信号の前縁をトリガとして出力論理レベルを論理 “1” と “0” の間でトグルする第 2 のラッチ回路と、

前記第 1 のラッチ回路の出力論理レベルをサンプリングし、そのサンプリング値の時系列上の変化を検出する第 1 の回路と、

前記第 2 のラッチ回路の出力論理レベルをサンプリングし、そのサンプリング値の時系列上の変化を検出する第 2 の回路とを具備し、

前記第 1 および第 2 の回路からの出力に基づいて前記擬似 3 値形式に変調されたシリアルデータ列を復調することを特徴とするデータ通信システム。

【請求項 1 5】 クロック信号及びデータ信号を受信するデータ受信装置であって、

前記クロック信号の第一のタイミングにおけるデータ信号の値を格納する第一格納手段と、

前記クロック信号の第一のタイミングから 1 クロック分経過した第二のタイミ



ングにおけるデータ信号の値を格納する第二格納手段と、

前記第一格納手段に格納されたデータ信号の値と、前記第二格納手段に格納されたデータ信号の値とを比較する比較手段とを具備し、

前記比較手段による比較結果に応じて受信したデータ信号の第二のタイミングにおける値を判定することを特徴とするデータ受信装置。

【請求項 1 6】 クロック信号及びデータ信号を受信するデータ受信装置であって、

前記クロック信号のデータ信号の変動が生じた第一のタイミングにおけるデータ信号の変動の有無に関する情報を格納する第一格納手段と、

前記クロック信号の第一のタイミングから 1 クロック分経過した第二のタイミングにおけるデータ信号の変動の有無に関する情報を格納する第二格納手段と、

前記第一格納手段に格納されたデータ信号の変動の有無に関する情報と、前記第二格納手段に格納されたデータ信号の変動の有無に関する情報とを比較する比較手段とを具備し、

前記比較手段による比較結果に応じて受信したデータ信号の第二のタイミングにおける値を判定することを特徴とするデータ受信装置。

【発明の詳細な説明】

【 0 0 0 1 】

【発明の属する技術分野】

本発明は擬似 3 値信号伝送のためのデータ受信装置およびデータ通信システムに関し、特に擬似 3 値形式に変調されて伝送されるシリアルデータ列を受信および復調するためのデータ受信装置およびそれを用いたデータ通信システムに関する。

【 0 0 0 2 】

【従来の技術】

近年、バッテリーにより動作可能なポータブルコンピュータが種々開発されている。この種のポータブルコンピュータの中には、その機能拡張のために、拡張ユニットに必要なに応じて装着できるように構成されているものがある。ポータブルコンピュータから拡張ユニットのリソースを有効利用できるようにするためには

、コンピュータ本体のバスと拡張ユニット内のバスとを接続することが重要である。このバス接続により、拡張ユニット内のバス上のデバイスをポータブルコンピュータ本体内のデバイスと同様に扱うことが可能になる。

【 0 0 0 3 】

多くのポータブルコンピュータでは、P C I バス (Peripheral Component Interconnect Bus) が使用されている。したがって、コンピュータ本体と拡張ユニットとの間のバス接続は、P C I バスの信号線群の数に相当する多数のピンを有するドッキング用コネクタをコンピュータ本体側と拡張ユニット側にそれぞれ設け、そのドッキング用コネクタを介して両者のP C I バスを物理的に接続することによって行うのが通常である。

【 0 0 0 4 】

しかし、この構成では、ドッキング用コネクタの実装に多くの面積が必要とされるため、コンピュータ本体の小型化・薄型化を図る上では不利である。さらに、コンピュータ本体側と拡張ユニット側それぞれのコネクタ実装位置を合わせなければならないため、新たな製品開発を行う上では、物理的な筐体構造に制約が加わることになる。

【 0 0 0 5 】

【発明が解決しようとする課題】

このような背景から、P C I バス間のトランザクションを高速シリアルインターフェイスによって転送する技術の開発が要求され始めている。高速シリアルインターフェイスを利用することにより、コンピュータ本体と拡張ユニット間を細く柔軟なシリアルケーブルによって接続することが可能となる。

【 0 0 0 6 】

高速シリアル信号を伝送する方式としては、差動方式と、バイポーラ転送方式の2つが考えられている。

【 0 0 0 7 】

差動方式は、互いに位相が反転された信号ペアを用いる方式であり、“1”，“0”の2値シリアルデータは位相の反転した信号ペアで伝送される。

【 0 0 0 8 】

バイポーラ方式は、“1”，“0”の2値シリアルデータを、電圧+V，0，-Vの3つの電圧レベルで伝送する方式である。

【0009】

ところで、ノイズによりデータ欠落した場合のリカバリーが弱くすぐに誤動作する高速信号を転送する場合には、静電気対策のためトランスを信号ラインに入れてDC成分を分離することが好ましい。しかし、トランスを使った信号の転送では次の2つの問題があり設計に注意が必要である。

【0010】

1) トランスが飽和しないようにある一方向に電流が流れ続けないようにする。

【0011】

2) トランスにかかる電圧の向きの割合が、長時間のスパンで見たときにほぼ等しくなるようにする。ある向きの電圧が発生する割合が多いと、トランスの2次側で発生する電圧波形が、電圧振幅は同じものの電圧レベルが全体的にシフトしていくからである。

【0012】

この2つの問題を解決する方法としては、バイポーラ方式を利用した擬似3値伝送方式を用いるのが最適である。擬似3値伝送は、伝送路に設けたトランスを介してデータ伝送が行われる。

【0013】

擬似3値伝送の伝送データは、トランス出力の“正パルス”、“負パルス”、“パルスなし”の3値で受信側に伝えられる。“正パルス”、“負パルス”、“パルスなし”は、それぞれトランスに正方向の電流が流れる状態、トランスに負方向の電流が流れる状態、トランスに電流が流れない状態である。

【0014】

すなわち、送信される2値データの“1”は、擬似3値の“正パルス”または“負パルス”に変換されて受信側に伝えられる。この場合、最初の2値データの“1”は“正パルス”に変換され、次の“1”は“負パルス”に変換、さらに次の“1”は“正パルス”に、というように2値データの“1”伝送の度に“正パ

ルス”と“負パルス”とが交互に発生される。このように“正パルス”と“負パルス”を交互に発生させることにより、伝送路に設けたトランスの磁気飽和を防ぐことができる。送信される2値データの“0”は、擬似3値の“パルスなし”に変換されて受信側に伝えられる。

## 【0015】

このような擬似3値方式を用いたシステムとしては、本出願人による特許出願である特願平11-183919号および特願平11-186330号がある。

## 【0016】

ところで、このような擬似3値方式を用いてシリアルデータを高速に伝送する場合には、受信側ではデータ復調誤りが発生しやすくなる。限られたサンプリング期間中に、トランスの2次側出力に現れる3値“+V”、“-V”、“±0”（“正パルス”、“負パルス”、“パルスなし”にそれぞれ相当する）を精度良く検出することが難しいからである。

## 【0017】

本発明は上述の事情に鑑みてなされたものであり、データ復調誤りに対する耐性を向上できるようにし、より高速な擬似3値伝送の実現に適したデータ受信装置およびデータ通信システムを提供することを目的とする。

## 【0018】

## 【課題を解決するための手段】

上述の課題を解決するため、本発明は、トランスに正方向の電流が流れる第1の状態と、前記トランスに負方向の電流が流れる第2の状態と、前記トランスに電流が流れない第3の状態とを含む擬似3値形式に変調されたシリアルデータ列を、前記トランスが挿入された信号線対を介して受信および復調するためのデータ受信装置であって、前記信号線対の電位差を比較して前記第1の状態を検出する第1の比較器と、前記信号線対の電位差を比較して前記第2の状態を検出する第2の比較器と、前記第1の比較器から前記第1の状態に関する検出信号が発生したことを検出するために、前記第1の比較器の出力信号をサンプリングし、そのサンプリング値の時系列上の変化を検出する第1の回路と、前記第2の比較器から前記第2の状態に関する検出信号が発生したことを検出するために、前記第

2の比較器の出力信号をサンプリングし、そのサンプリング値の時系列上の変化を検出する第2の回路とを具備し、前記第1および第2の回路からの出力に基づいて前記擬似3値形式に変調されたシリアルデータ列を復調することを特徴とする。

## 【0019】

このデータ受信装置においては、トランスに正方向の電流が流れる第1の状態“+V”については第1の比較器によって検出され、またトランスに負方向の電流が流れる第2の状態“-V”については第2の比較器によって検出される。原理的にはこれら第1および第2の比較器それぞれの出力をそのまま復調データとして使用することができるが、この場合には、例えば“1”，“0”のビット列における“0”を“1”に間違えやすい。各比較器出力の出力波形の後縁の鈍りにより、第1の比較器については2サンプリング期間連続して“+V”に対応する検出信号が出力されているかのように見え、また第2の比較器についても2サンプリング期間連続して“-V”に対応する検出信号が出力されているかのように見える場合があるからである。本データ受信装置では、第1および第2の比較器それぞれの出力をそのまま復調データとして使用するのではなく、各比較器出力の後段に、比較器出力をサンプリングしてそのサンプリング値の時系列上の変化を検出する回路が設けられている。これにより、たとえ第1の比較器から2サンプリング期間連続して“+V”に対応する検出信号が出力されてもそれは1つの“+V”の検出信号として検知され、同様に、第2の比較器から2サンプリング期間連続して“-V”に対応する検出信号が出力された場合でもそれは1つの“-V”の検出信号として検知される。このように、比較器出力のある特定方向への遷移を検出することにより、データ復調誤りに対する耐性を向上できるようになり、より高速な擬似3値伝送の実現を図ることが可能となる。

## 【0020】

また、第1の比較器と第1の回路との間には、第1の比較器からの第1の状態に関する検出信号の前縁をトリガとして出力論理レベルを論理“1”と“0”の間でトグルする第1のラッチ回路を設け、同様に第2の比較器と第2の回路との間にも、第2の比較器からの第2の状態に関する検出信号の前縁をトリガとして

出力論理レベルを論理“1”と“0”の間でトグルする第2のラッチ回路を設けることが好ましい。

#### 【0021】

これらトグル型のラッチ回路の働きにより、各比較器からの検出信号の出力期間およびタイミングに関係なく、比較器による検出結果を後段の第1また第2の回路に正しく伝達することが可能となる。よって、例えば各比較器からの検出信号の出力幅が狭い場合であっても、その検出信号が欠落されてしまうといった不具合の発生を防止することが可能となる。

#### 【0022】

##### 【発明の実施の形態】

以下、図面を参照して本発明の実施形態を説明する。

図1には本発明の一実施形態に係るデータ受信装置を用いたシリアル信号伝送システムの構成が示されている。このシリアル信号伝送システムはトランスが挿入された信号線対を介してシリアルデータを伝送する。以下では、パーソナルコンピュータ（PC）本体100と拡張ユニット200との間をケーブルからなるシリアル伝送路300を用いて接続する場合を例示して、その構成を説明する。

#### 【0023】

シリアル伝送路300には、データ転送用の差動信号線対と、クロック転送用の差動信号線対とが含まれている。データ転送用の差動信号線対にはトランス（パルストランス）15が挿入されており、またクロック転送用の差動信号線対にもトランス（パルストランス）16が挿入されている。シリアル伝送路300はケーブルから構成されているので、トランス（パルストランス）15、16は実際には図示のように受信側の装置（図1ではドッキングステーション200）に設けられる。

#### 【0024】

##### （送信装置）

シリアル信号伝送システムのデータ送信装置には、図示のように、データ送信用の2つの差動出力バッファ11、12と、クロック送信用の2つの差動出力バッファ13、14が設けられている。

## 【 0 0 2 5 】

差動出力バッファ 1 1, 1 2 の各々は定電流出力によって差動信号線対を駆動するためのものであり、差動信号線対を駆動することによって 2 値のデータを出力する。この 2 値を仮に “1”, “0” とすると、“1” の時は差動バッファの + 出力端子側から - 出力端子側へ電流が流れ、“0” の場合は - 出力端子側から + 出力端子側へ電流が流れる。これら 2 つの差動出力バッファ 1 1, 1 2 は図示のように並列接続されており、差動出力バッファ 1 1, 1 2 それぞれの + 出力端子は差動信号線対を構成する 2 本の線路の内の + 側線路に接続され、差動出力バッファ 1 1, 1 2 それぞれの - 出力端子は差動信号線対の - 側線路に接続されている。

## 【 0 0 2 6 】

これら 2 つの差動出力バッファ 1 1, 1 2 からの出力の組み合わせを利用することにより、“+V”, “-V”, “±0” の 3 値で差動信号線対を駆動する。

“+V” はトランス 1 5 に上から下向きの正方向の電流が流れる状態であり、また “-V” はトランス 1 5 に下から上向きの負方向の電流が流れる状態である。さらに、“±0” は、トランス 1 5 に電流が流れない状態である。

## 【 0 0 2 7 】

2 つの差動出力バッファ 1 1, 1 2 が共に正方向の電流を出力する “1” 出力時の状態が “+V”、差動出力バッファ 1 1, 1 2 が共に負方向の電流を出力する “0” 出力時の状態が “-V”、差動出力バッファ 1 1, 1 2 の一方が正方向の電流を出力する “1” 出力状態で、他方が負方向の電流を出力する “0” 出力状態の場合が “±0”、に対応する。

## 【 0 0 2 8 】

これら 2 つの差動出力バッファ 1 1, 1 2 を用いることにより、“0”, “1” の 2 値のシリアルデータ列を “+V”, “-V”, “±0” の擬似 3 値の形式に変調して伝送することができる。この擬似 3 値伝送では、送信される 2 値データの “1” は、擬似 3 値の “+V” または “-V” に変換されて受信側に伝えられる。この場合、最初の 2 値データの “1” は “+V” に変換され、次の “1” は “-V” に変換、さらに次の “1” は “+V” に、というように 2 値データの

“1” 伝送の度に “+V” と “-V” とが交互に発生される。2 値データの “0” は、擬似 3 値の “ $\pm 0$ ” に変換されて受信側に伝えられる。

#### 【0029】

例えば 2 値のシリアルデータ列 “1, 1, 0, 0, 1, 0, 1, 0, 0” を送信する場合には、擬似 3 値シリアルデータ列は “+V, -V,  $\pm 0$ ,  $\pm 0$ , +V,  $\pm 0$ , -V,  $\pm 0$ ,  $\pm 0$ ” となる。

#### 【0030】

差動出力バッファ 11, 12 の駆動制御は次のように行われる。

#### 【0031】

##### 1) $\pm 0$ 出力時

差動出力バッファ 11 は “1”、差動出力バッファ 12 は “0” を出力する。この場合、差動出力バッファ 11 の + 出力端子から差動出力バッファ 12 の + 出力端子へ電流が流れ込み、また差動出力バッファ 12 の - 出力端子から差動出力バッファ 11 の - 出力端子へ電流が流れ込むため、トランス 15 には電流が流れず、従ってトランス 15 の 1 次側の両端間には電圧が発生しない。このように、差動出力バッファ 11, 12 の出力電流が相殺される状態が “ $\pm 0$ ” に対応する。差動出力バッファ 11, 12 それぞれに与えられる入力データ値は “1”, “0” である。

#### 【0032】

##### 2) +V 出力時

2 つの差動出力バッファ 11, 12 は共に “1” を出力する。この時、2 つの差動出力バッファ 11, 12 の出力電流を重ね合わせた電流がトランス 15 に送られるので、トランス 15 には上から下向きの電流が流れ、その 1 次側には電圧 +V がかかる。トランス 15 の巻き数比は 1 対 1 のため、トランス 15 の 2 次側にも電圧 +V がかかる。差動出力バッファ 11, 12 それぞれに与えられる入力データ値は “1”, “1” である。

#### 【0033】

##### 3) -V 出力時

2 つの差動出力バッファ 11, 12 は共に “0” を出力する。この時、2 つの



差動出力バッファ 11, 12 の出力電流を重ね合わせた電流がトランス 15 に送られるので、トランス 15 には下から上向きの電流が流れ、その 1 次側には電圧  $-V$  がかかる。トランス 15 の巻き数比は 1 対 1 のため、トランス 15 の 2 次側にも電圧  $-V$  がかかる。差動出力バッファ 11, 12 それぞれに与えられる入力データ値は “0”, “0” である。

## 【0034】

クロック送信用の 2 つの差動出力バッファ 13, 14 は、上述のデータ送信用の差動出力バッファ 11, 12 と同様の機能を持つ。異なるのは、データを擬似 3 値伝送するのではなく、シリアルデータ列の伝送タイミングを示すクロックを擬似 3 値伝送する点である。具体的には、受信側でクロックとして復元可能なシリアルデータ列が擬似 3 値形式に変調されて伝送されることになる。このシリアルデータ列は例えば、“1, 1, 0, 0, 0, 0, 0, 0, 0” であり、これが “ $+V, -V, \pm 0, \pm 0, \pm 0, \pm 0, \pm 0, \pm 0, \pm 0$ ” の擬似 3 値データとして伝送される。この擬似 3 値データの繰り返しパターンは、シリアルデータ列の送信クロックの 9 倍の周期（周波数  $1/9$ ）を持つので、この周波数を受信側で 9 通倍することにより、シリアルデータ列をサンプリングするためのサンプリングクロックを生成することができる。

## 【0035】

## (データ受信装置)

データ受信装置は擬似 3 値形式に変調されたシリアルデータ列を受信および復調するためのものであり、図示のように、トランス 15 の 2 次側の差動信号線対に接続された 2 つの電圧比較器 17, 18 と、トランス 16 の 2 次側の差動信号線対に接続された 2 つの電圧比較器 19, 20 を備えている。

## 【0036】

2 つの比較器 17, 18 はそれぞれ差動入力バッファを用いて構成されている。2 つの比較器 17, 18 の各々は + 入力端子と - 入力端子を有しており、+ 入力端子側の電位が - 入力端子の電位に比べ高いとき “1” を、+ 入力端子側の電位が - 入力端子の電位に比べ低いとき “0” を出力する。+ 入力端子および - 入力端子の一方が検知対象の信号を入力するための信号入力端子となり、他方が比

較のための基準となる信号を入力するためのリファレンス信号入力端子となる。

【 0 0 3 7 】

比較器 1 7 はトランス 1 5 からの “+ V” 出力を検出するためのものであり、その+入力端子がトランス 1 5 の 2 次側の差動信号線対の+側線路に接続され、-入力端子が差動信号線対の-側線路に接続されている。

【 0 0 3 8 】

比較器 1 8 はトランス 1 5 からの “- V” 出力を検出するためのものであり、その+入力端子がトランス 1 5 の 2 次側の差動信号線対の-側線路に接続され、-入力端子が差動信号線対の+側線路に接続されている。

【 0 0 3 9 】

トランス 1 6 の 2 次側の差動信号線対に接続された 2 つの比較器 1 9, 2 0 もそれぞれ差動入力バッファを用いて構成されている。2 つの比較器 1 9, 2 0 の各々は+入力端子と-入力端子を有しており、+入力端子側の電位が-入力端子の電位に比べ高いとき “1” を、+入力端子側の電位が-入力端子の電位に比べ低いとき “0” を出力する。+入力端子および-入力端子の一方が検知対象の信号を入力するための信号入力端子となり、他方が比較のための基準となる信号を入力するためのリファレンス信号入力端子となる。

【 0 0 4 0 】

比較器 1 9 はトランス 1 6 からの “+ V” 出力を検出するためのものであり、その+入力端子がトランス 1 6 の 2 次側の差動信号線対の+側線路に接続され、-入力端子が差動信号線対の-側線路に接続されている。

【 0 0 4 1 】

比較器 2 0 はトランス 1 6 からの “- V” 出力を検出するためのものであり、その+入力端子がトランス 1 5 の 2 次側の差動信号線対の-側線路に接続され、-入力端子が差動信号線対の+側線路に接続されている。本実施形態では、“+ V” 出力の検出のみによってクロックを再生する仕組みであるので、比較器 2 0 の出力は使用されない。

【 0 0 4 2 】

なお、実際には、これら比較器 1 7, 1 8, 1 9, 2 0 には、図 2 に示すよう

なバイアス回路が接続される。これら各バイアス回路は、“ $\pm 0$ ”時に対応する電圧比較器の入力レベルを安定させるために用いられる。このバイアス回路によってリファレンス電圧を与えることにより、比較器17については、“ $+V$ ” ( $a_1 > b_1$ ) が入力されたときのみ“1”を出力し、“ $-V$ ” ( $a_1 < b_1$ ) または“ $\pm 0$ ”の入力時には“0”を出力する。また、比較器18については、“ $-V$ ” ( $a_1 < b_1$ ) が入力されたときのみ“1”を出力し、“ $+V$ ” ( $a_1 > b_1$ ) または“ $\pm 0$ ”の入力時には“0”を出力する。

## 【0043】

比較器19, 20についても比較器17, 18とそれぞれ同じである。

## 【0044】

図1に示されているように、比較器17の後段には、Dフリップフロップ (FF) 21, 22およびANDゲート26が設けられている。これらDフリップフロップ (FF) 21, 22およびANDゲート26は、比較器17から“ $+V$ ”に対応する検出信号“1”が発生したことを検出するためのものであり、比較器17の出力信号を後述のサンプリングクロックCLKの立ち上がりでサンプリングし、そのサンプリング値の時系列上の変化を検出する。具体的には、Dフリップフロップ (FF) 22に保持される1つ前のサンプリング値が“0”で、且つDフリップフロップ (FF) 21に保持される現在のサンプリング値が“1”になることを条件に、比較器17から“ $+V$ ”に対応する検出信号“1”が発生したことを示す“1”の信号がANDゲート26から出力される。

## 【0045】

比較器18の後段にも、Dフリップフロップ (FF) 23, 24およびANDゲート27が設けられている。これらDフリップフロップ (FF) 23, 24およびANDゲート27は、比較器18から“ $-V$ ”に対応する検出信号“1”が発生したことを検出するためのものであり、比較器18の出力信号を後述のサンプリングクロックCLKの立ち上がりでサンプリングし、そのサンプリング値の時系列上の変化を検出する。具体的には、Dフリップフロップ (FF) 24に保持される1つ前のサンプリング値が“0”で、且つDフリップフロップ (FF) 23に保持される現在のサンプリング値が“1”であることを条件に、比較器1

8 から “-V” に対応する検出信号 “1” が発生したことを示す “1” の信号が AND ゲート 2 7 から出力される。

【0 0 4 6】

前述したように、擬似 3 値方式では 2 値データ “1” が “+V” または “-V” として伝送され、2 値データ “0” は “±0” であるので、AND ゲート 2 6 , 2 7 の論理和信号を OR ゲート 2 8 から出力することにより、擬似 3 値データの復調データを得ることができる。

【0 0 4 7】

クロック生成器 2 5 は、比較器 1 9 からの出力信号の周波数を逡倍する事により、シリアルデータ列の送信クロックと同一周波数のサンプリングクロック CLK を生成する。

【0 0 4 8】

(動作)

次に、図 3 のタイミングチャートを参照して、擬似 3 値データの送受信動作について説明する。なお、以降、特に断りのないかぎり、擬似 3 値の “+V” を “+1”、“-V” を “-1”、“±0” を “0” で表記することにする。また、説明の都合上、次にあげる、a) ~ d) が成立しているものとする。

【0 0 4 9】

a) 擬似 3 値に変調されたシリアルデータ列は図 3 の「送出クロック」の立ち上がりごとに送信されるものとする。

【0 0 5 0】

b) 図 3 の「Phase」1 から 9 で示される区間において、データ転送用の差動信号線対には 2 値のシリアルデータ列 “1, 1, 0, 0, 1, 0, 1, 0, 0” が送信クロックに基づいて送出されたとし、これに対応してトランス 1 5 を経由して伝送される擬似 3 値シリアルデータ列は図 3 の「トランス 1 5」で示される、“+1, -1, 0, 0, +1, 0, -1, 0, 0” であったとする。

【0 0 5 1】

c) 図 3 の「Phase」1 から 9 で示される区間において、クロック転送用の差動信号線対には 2 値のシリアルデータ列 “1, 1, 0, 0, 0, 0, 0, 0, 0”

、0”が送出クロックに基づいて送出されたとし、これに対応してトランス16を経由して伝送される擬似3値シリアルデータ列は図3の「トランス16」で示される、“+1, -1, 0, 0, 0, 0, 0, 0”であったとする。

## 【0052】

d) 図1のクロック生成器25は、図3の「CLK」で示されるサンプリングクロックを出力するものとする。

## 【0053】

トランス15を介して“+1”が伝送されたとき、比較器17からは“+1”の受信を示す論理レベル“1”の検出信号が出力される。比較器17の出力はサンプリングクロックCLKの立ち上がりのタイミングでフリップフロップ21によりサンプリングおよび整形される。そして、このフリップフロップ21によって得られたサンプリング値は、その後段のフリップフロップ22に送られ、そこでサンプリングクロックCLKの立ち上がりのタイミングでサンプリングおよび整形される。すなわち、フリップフロップ21では比較器17の現在の出力のサンプリング値が保持され、フリップフロップ22では1サンプリング前のサンプリング値が保持されることになる。

## 【0054】

フリップフロップ21の出力はANDゲート26の第1入力に供給され、またフリップフロップ22の出力はANDゲート26の負極性の第2入力に供給される。したがって、フリップフロップ22の出力である1サンプリング前のサンプリング値が論理“0”で、フリップフロップ21の出力である現在のサンプリング値が論理“1”の場合に、ANDゲート26の出力が論理“1”となる。ANDゲート26から出力される論理“1”は、比較器17によって“+1”の伝送が検出されたことを示している。すなわち、擬似3値データ“+1”に相当する2値データ“1”がここで復調されることになる。

## 【0055】

一方、トランス15を介して“-1”が伝送されたとき、比較器18からは“-1”の受信を示す論理レベル“1”の検出信号が出力される。比較器18の出力はサンプリングクロックCLKの立ち上がりのタイミングでフリップフロップ

23によりサンプリングおよび整形される。そして、このフリップフロップ23によって得られたサンプリング値は、その後段のフリップフロップ24に送られ、そこでサンプリングクロックCLKの立ち上がりのタイミングでサンプリングおよび整形される。すなわち、フリップフロップ23では比較器18の現在の出力のサンプリング値が保持され、フリップフロップ24では1サンプリング前のサンプリング値が保持されることになる。

## 【0056】

フリップフロップ23の出力はANDゲート27の第1入力に供給され、またフリップフロップ24の出力はANDゲート27の負極性の第2入力に供給される。したがって、フリップフロップ24の出力である1サンプリング前のサンプリング値が論理“0”で、フリップフロップ23の出力である現在のサンプリング値が論理“1”の場合に、ANDゲート27の出力が論理“1”となる。ANDゲート27から出力される論理“1”は、比較器18によって“-1”の伝送が検出されたことを示している。すなわち、擬似3値データ“-1”に相当する2値データ“1”がここで復調されることになる。

## 【0057】

よって、ORゲート28によってANDゲート26, 27の論理和出力を得ることにより、擬似3値データが2値データに復調され、図示のように、“1, 1, 0, 0, 1, 0, 1, 0, 0”の2値のシリアルデータ列が得られる。

## 【0058】

このように、1サンプリング前のサンプリング値と現在のサンプリング値との比較結果によって擬似3値データを2値データに復調することにより、比較器17, 18の検出出力の後縁に波形鈍りが生じても、それによる誤復調の発生を防止することができる。この様子を図4に示す。

## 【0059】

図4は、“0, 1, 0, 0, 0”のビット列を擬似3値データに変調して伝送した場合における復調動作を示している。

擬似3値伝送路では、2値データ“1”の伝送については差動信号線対を“+V”または“-V”に駆動することによって能動的に行われるのに対し、2値デ

ータ“0”の伝送は受動的に行われる。そのため、電圧比較器17の入力に与えられる電圧レベルの変化は、“±0”から“+1”に変化する場合に比し、“+1”から“±0”に変化する場合の方がゆっくりとしたものになる。同様に、電圧比較器18の入力に与えられる電圧レベルの変化は、“±0”から“-1”に変化する場合に比し、“-1”から“±0”に変化する場合の方がゆっくりとしたものになる。

## 【0060】

このような電圧レベルの変化は、電圧比較器17、18の出力でみた場合、“1”の後縁が延びた波形として現れる。電圧比較器17の延びた後縁を次のサンプリングで拾ってしまった場合、図4に示すように、フリップフロップ21の出力は本来の“0, 1, 0, 0, 0”ではなく、“0, 1, 1, 0, 0”となる。よって、もしフリップフロップ21の出力をそのまま復調データとして使用すると、誤った復調データが得られてしまうことになる。

## 【0061】

しかし、本実施形態では、フリップフロップ21の出力“0, 1, 1, 0, 0”とフリップフロップ22の出力“0, 0, 1, 1, 0”とを比較し、「フリップフロップ22の出力が“0”で、フリップフロップ21の出力が“1”である」ことを条件に、擬似3値“+1”を検出する構成であるので、電圧比較器17の延びた後縁を誤って擬似3値“+1”であると誤検知することがなくなる。擬似3値“-1”を検出する電圧比較器18についても同様である。

## 【0062】

(データ受信装置#2)

図5には、データ受信装置の第2の例が示されている。本例では、比較器17とその後段のフリップフロップ21との間にトグル・フリップフロップ31が設けられており、同様に、比較器18とその後段のフリップフロップ23との間にもトグル・フリップフロップ32が設けられている。

## 【0063】

また、フリップフロップ21と22の出力を比較するゲート回路としては図1のANDゲート26の代わりに排他的論理和(EXOR)ゲート34が設けられ

ており、またフリップフロップ 2 3 と 2 4 の出力を比較するゲート回路も図 1 の AND ゲート 2 7 の代わりに排他的論理和 (EXOR) ゲート 3 5 が設けられている。

## 【 0 0 6 4 】

トグル・フリップフロップ 3 1 は、比較器 1 7 からの論理 “1” の検出信号の前縁（立ち上がりエッジ）をトリガとして、出力論理レベルを論理 “1” と “0” の間でトグルするラッチ回路である。このトグル・フリップフロップ 3 1 は図 7 に示すように比較器 1 7 からの出力をクロック入力とし、反転出力（ $\neg Q$ ）をデータ入力 D に帰還接続した D フリップフロップから構成されており、比較器 1 7 の出力の立ち上がりで、フリップフロップ 2 1 への出力となる非反転出力（Q）の論理を反転する。

## 【 0 0 6 5 】

トグル・フリップフロップ 3 2 は、比較器 1 8 からの論理 “1” の検出信号の前縁（立ち上がりエッジ）をトリガとして、出力論理レベルを論理 “1” と “0” の間でトグルするラッチ回路である。このトグル・フリップフロップ 3 2 もトグル・フリップフロップ 3 1 と同じ回路構成であり、比較器 1 8 からの出力の立ち上がりで、フリップフロップ 2 3 への出力となる非反転出力（Q）の論理を反転する。

## 【 0 0 6 6 】

また、比較器 1 9 とクロック生成器 2 5 との間にもトグル・フリップフロップ 3 3 が設けられている。トグル・フリップフロップ 3 3 は、比較器 1 9 からの論理 “1” の検出信号の前縁（立ち上がりエッジ）をトリガとして、出力論理レベルを論理 “1” と “0” の間でトグルするラッチ回路である。このトグル・フリップフロップ 3 3 もトグル・フリップフロップ 3 1 と同じ回路構成であり、比較器 1 9 からの出力の立ち上がりで、クロック生成器 2 5 への出力となる非反転出力（Q）の論理を反転する。また、トグル・フリップフロップ 3 3 は、比較器 2 0 からの “1” 出力によりリセットされ、そのとき論理 “0” を出力する。

## 【 0 0 6 7 】

これらトグル・フリップフロップ 3 1 ～ 3 3 は、対応する比較器 1 7 ～ 1 9 か



らの検出信号“1”の出力期間およびタイミングに関係なく、それら比較器による検出結果を後段の回路に正しく伝達できるようにするために設けられたものである。

## 【0068】

つまり、これら各比較器は、バイアス回路により設定された基準電圧を越えないと、出力論理が“0”から“1”に反転しない。比較器17について言えば、“+1”により生じる電圧レベルが基準電圧（オフセット電圧）と比較器17のスレッシュホールド電圧とを加えた電圧以上にならないと、比較器17の出力に“1”が現れない。このため、各電圧比較器の出力する“1”出力の幅は狭くなり、これを取り込むフリップフロップ21、23のセットアップ／ホールドタイムを満たしにくくなる。満たせなかった場合、各比較器からの検出信号“1”が正しく伝達されなくなり、それが欠落されてしまうといった不具合が生じる。この場合、結果的に2値データ“1”に対応する擬似3値データ“+V”または“-V”が正しく検出されなくなるので、2値データの“1”を“0”に間違えてしまうという不具合が生じる。

## 【0069】

図5の構成では、トグル・フリップフロップ31～33の働きにより、対応する比較器17～19からの検出信号“1”の発生を後段の回路に正しく伝達できるので、上記の不具合をも解消することができる。

## 【0070】

（動作）

次に、図6のタイミングチャートを参照して、図5のデータ受信装置の動作について説明する。ここでは、次にあげる、a)～d)が成立しているものとする。

## 【0071】

a) 擬似3値に変調されたシリアルデータ列は図6の「送出クロック」の立ち上がりごとに送信されるものとする。

## 【0072】

b) 図6の「Phase」1から9で示される区間において、データ転送用の

差動信号線対には2値のシリアルデータ列“1, 1, 0, 0, 1, 0, 1, 0, 0”が送出クロックに基づいて送出されたとし、これに対応してトランス15を経由して伝送される擬似3値シリアルデータ列は図6の「トランス15」で示される、“+1, -1, 0, 0, +1, 0, -1, 0, 0”であったとする。

【0073】

c) 図6の「Phase」1から9で示される区間において、クロック転送用の差動信号線対には2値のシリアルデータ列“1, 1, 0, 0, 0, 0, 0, 0, 0”が送出クロックに基づいて送出されたとし、これに対応してトランス16を経由して伝送される擬似3値シリアルデータ列は図6の「トランス16」で示される、“+1, -1, 0, 0, 0, 0, 0, 0, 0”であったとする。

【0074】

d) 図5のクロック生成器25では、トグル・フリップフロップ33の出力（これは比較器19からの“1”出力の立ち上がりで“1”を出力し、比較器20からの“1”出力の立ち上がりで“0”にリセットされる）に基づいて、図6の「CLK」で示されるサンプリングクロックを出力する。

【0075】

トランス15を介して“+1”が伝送されたとき、比較器17からは“+1”の受信を示す論理レベル“1”の検出信号が出力される。比較器17の“1”出力の立ち上がりでトグル・フリップフロップ31の出力が“1”に変化する。トグル・フリップフロップ31の出力は、比較器17からの次の“1”出力の立ち上がりのタイミングで“0”に反転するが、それまでは“1”の状態が維持される。トグル・フリップフロップ31の出力はサンプリングクロックCLKの立ち上がりのタイミングでフリップフロップ21によりサンプリングおよび整形される。そして、このフリップフロップ21によって得られたサンプリング値は、その後段のフリップフロップ22に送られ、そこでサンプリングクロックCLKの立ち上がりのタイミングでサンプリングおよび整形される。すなわち、フリップフロップ21では比較器17の現在の出力のサンプリング値が保持され、フリップフロップ22では1サンプリング前のサンプリング値が保持されることになる。

## 【0076】

フリップフロップ21, 22の出力はEXORゲート34の第1および第2入力にそれぞれ入力される。したがって、フリップフロップ22の出力である1サンプリング前のサンプリング値が論理“0”で、フリップフロップ21の出力である現在のサンプリング値が論理“1”の場合、またはフリップフロップ22の出力である1サンプリング前のサンプリング値が論理“1”で、フリップフロップ21の出力である現在のサンプリング値が論理“0”の場合に、EXORゲート34の出力が論理“1”となる。EXORゲート34から出力される論理“1”は、トグル・フリップフロップ31の出力論理が“0”から“1”または“1”から“0”に反転したこと、つまり比較器17によって“+1”の伝送が検出されたことを示している。すなわち、擬似3値データ“+1”に相当する2値データ“1”がここで復調されることになる。

## 【0077】

一方、トランス15を介して“-1”が伝送されたとき、比較器18からは“-1”の受信を示す論理レベル“1”の検出信号が出力される。比較器18の“1”出力の立ち上がりでトグル・フリップフロップ32の出力が“1”に変化する。トグル・フリップフロップ32の出力は、比較器18からの次の“1”出力の立ち上がりのタイミングで“0”に反転するが、それまでは“1”の状態が維持される。トグル・フリップフロップ32の出力はサンプリングクロックCLKの立ち上がりのタイミングでフリップフロップ23によりサンプリングおよび整形される。そして、このフリップフロップ23によって得られたサンプリング値は、その後段のフリップフロップ24に送られ、そこでサンプリングクロックCLKの立ち上がりのタイミングでサンプリングおよび整形される。すなわち、フリップフロップ23では比較器18の現在の出力のサンプリング値が保持され、フリップフロップ24では1サンプリング前のサンプリング値が保持されることになる。

## 【0078】

フリップフロップ23, 24の出力はEXORゲート35の第1および第2入力にそれぞれ入力される。したがって、フリップフロップ24の出力である1サ

ンプリング前のサンプリング値が論理“0”で、フリップフロップ23の出力である現在のサンプリング値が論理“1”の場合、またはフリップフロップ24の出力である1サンプリング前のサンプリング値が論理“1”で、フリップフロップ23の出力である現在のサンプリング値が論理“0”の場合に、EXORゲート35の出力が論理“1”となる。EXORゲート35から出力される論理“1”は、トグル・フリップフロップ32の出力論理が“0”から“1”または“1”から“0”に反転したこと、つまり比較器18によって“-1”の伝送が検出されたことを示している。すなわち、擬似3値データ“-1”に相当する2値データ“1”がここで復調されることになる。

#### 【0079】

よって、ORゲート36によってEXORゲート34、35の論理和出力を得ることにより、擬似3値データが2値データに復調され、図示のように、“1，1，0，0，1，0，1，0，0”の2値のシリアルデータ列が得られる。

#### 【0080】

このように、比較器17、18の出力をクロック入力とするトグル・フリップフロップ31、32を、フリップフロップ21、23の前段に設けることにより、比較器17、18の検出出力の出力幅が狭い場合でも、フリップフロップ21、23のサンプル・セットアップ／ホールドタイムを十分に充たすことが可能となる。よって、比較器17、18の検出出力の後縁に波形鈍りが生じることによる不具合のみならず、検出出力の出力幅が狭いことによる不具合も解消することができる。

#### 【0081】

なお、検出出力の後縁の波形鈍りは比較器17、18のオフセット電圧をバイアス回路によって低めに設定した場合に生じやすく、逆に比較器17、18のオフセット電圧を高くすると、検出出力の出力幅が狭くなるという問題が生じやすくなる。よって、図5の構成を採用することにより、オフセット電圧の設定によらずにより精度良く擬似3値データの復調を行うことが可能となる。

#### 【0082】

#### 【発明の効果】

以上説明したように、本発明によれば、データ復調誤りに対する耐性を向上できるようになり、より高速な擬似 3 値伝送の実現を図ることが可能となる。

【図面の簡単な説明】

【図 1】

本発明の一実施形態に係るデータ受信装置を用いたシリアル信号伝送システムの構成を示す図。

【図 2】

同実施形態のデータ受信装置で使用される電圧比較器の周辺の具体的な回路構成を示す図。

【図 3】

同実施形態におけるデータ復調動作を示すタイミングチャート。

【図 4】

同実施形態におけるデータ復調動作の効果を説明するための図。

【図 5】

同実施形態のデータ受信装置の他の構成例を示す図。

【図 6】

図 5 のデータ受信装置によるデータ復調動作を示すタイミングチャート。

【図 7】


図 5 のデータ受信装置で使用されるトグル・フリップフロップの具体的な回路構成の一例を示す図。

【符号の説明】


- 1 1, 1 2, 1 3, 1 4 … 差動出力バッファ
- 1 5, 1 6 … トランス
- 1 7, 1 8, 1 9, 2 0 … 電圧比較器
- 2 1, 2 2, 2 3, 2 4 … フリップフロップ
- 2 5 … クロック生成器
- 3 1, 3 2, 3 3 … トグル・フリップフロップ

【書類名】 図面


【図 1】



【図 2】




【図 3】







【図 4】




【図 5】



【図 6】



【図 7】



【書類名】 要約書

【要約】

【課題】 データ復調誤りに対する耐性を向上できるようにし、より高速な擬似 3 値伝送の実現を図る。

【解決手段】 トランス 1 5 に正方向の電流が流れる第 1 の状態 “+ V” については比較器 1 7 によって検出され、またトランス 1 5 に負方向の電流が流れる第 2 の状態 “- V” については比較器 1 8 によって検出される。各比較器出力の後段には、比較器出力をサンプリングしてそのサンプリング値の時系列上の変化を検出する回路が設けられている。これにより、たとえ比較器 1 7, 1 8 からの検出出力の後縁の鈍りによって、2 サンプリング期間連続して “+ V” または “- V” に対応する検出信号が出力されるような場合でもそれは 1 つの “+ V” または “- V” の検出信号として検知される。このように、比較器出力のある特定方向への遷移を検出することにより、データ復調誤りを防止することができる。

【選択図】 図 1

出 願 人 履 歴 情 報

識別番号 [000003078]

1. 変更年月日 1990年 8月22日  
[変更理由] 新規登録  
住 所 神奈川県川崎市幸区堀川町72番地  
氏 名 株式会社東芝